#### MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

Patent number:

JP2001352058

**Publication date:** 

2001-12-21

Inventor:

IINUMA TOSHIHIKO; MATSUO KOJI

Applicant:

**TOSHIBA CORP** 

Classification:

- international:

H01L29/78; H01L21/336; H01L21/28; H01L21/76

- european:

Application number:


JP20000174058 20000609

Priority number(s):

#### Abstract of JP2001352058

PROBLEM TO BE SOLVED: To realize a salicide process whereby the thermal resistances of CoSi2 films are improved.

SOLUTION: CoSi films 10 are formed in a self-aligned way, on source/drain diffusion layers 6 and on a gate electrode 5. Next, after implanting carbon ions or xenon ions into the CoSi films 10, the CoSi films 10 are transformed by heat treatment into CoSi2 films 11, having resistances lower than those of the CoSi films 10.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(J P)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-352058

(P2001-352058A)

(43)公開日 平成13年12月21日(2001.12.21)

(51) Int.Cl. <sup>7</sup>		識別記号		FΙ			รั	7](参考)
H01L	29/78			H 0	L 21/28		В	4M104
	21/336						301D	5 F O 3 2
	21/28						301S	5 F O 4 O
		301			29/78		301P	
					21/76		L	
			審査請求	未請求	請求項の数14	OL	(全 16 頁)	最終頁に続く

(21)出願番号 特顧2000-174058(P2000-174058)

平成12年6月9日(2000.6.9)

(71)出願人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72)発明者 飯沼 俊彦

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72)発明者 松尾 浩司

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)

最終頁に続く


### (54) 【発明の名称】 半導体装置の製造方法

#### (57)【要約】

(22) 出願日

【課題】CoSi, 膜の耐熱性の向上を図れるサリサイドプロセスを実現すること。

【解決手段】ソース/ドレイン拡散層 6 およびゲート電極5の上にCoSi 膜 10 を自己整合的に形成し、次にCoSi 膜 10 中に炭素またはキセノンをイオン注入してから、熱処理によりCoSi 膜 10 をそれよりも低抵抗のCoSi 膜 11 に変える。



## 【特許請求の範囲】

【請求項1】単結晶シリコンからなる基板の素子形成領 域内にMOSFETのソース/ドレイン拡散層および上 面がポリシリコンからなるゲート電極を形成する工程 と、

1

前記ソース/ドレイン拡散層および前記ゲート電極の上 にコバルトモノシリサイド膜を自己整合的に形成する工 程と、

前記コバルトモノシリサイド膜中に窒素以外の元素を導 をコバルトダイシリサイド膜に変える工程とを有するこ とを特徴とする半導体装置の製造方法。

【請求項2】前記ソース/ドレイン拡散層と前記コバル トモノシリサイド膜との界面近傍および前記ゲート電極 と前記コバルトモノシリサイド膜との界面近傍、または これらの界面近傍よりも上の領域の前記コバルトモノシ リサイド膜中に、前記元素の濃度のピークが存在するよ うに、前記コバルトモノシリサイド膜中に前記元素をイ オン注入法により導入することを特徴とする請求項1に 記載の半導体装置の製造方法。

【請求項3】単結晶シリコンからなる基板の素子形成領 域内にMOSFETのソース/ドレイン拡散層および上 面がポリシリコンからなるゲート電極を形成する工程 ٤,

前記ソース/ドレイン拡散層および前記ゲート電極の上 にコバルトモノシリサイド膜を自己整合的に形成する工 程と、

熱処理により前記コバルトモノシリサイド膜をコバルト ダイシリサイド膜に変える工程と、

前記コバルトダイシリサイド膜中に窒素以外の元素を導 30 入する工程とを有することを特徴とする半導体装置の製 造方法。

【請求項4】前記コパルトダイシリサイド膜中に、前記 元素の濃度のピークが存在するように、前記コバルトダ イシリサイド膜中に前記元素をイオン注入法により導入 することを特徴とする請求項3に記載の半導体装置の製 造方法。

【請求項5】前記元素は、キセノン、クリプトン、アル ゴン、アンチモン、インジウムまたは炭素であることを 特徴とする請求項1ないし4のいずれか1項に記載の半 40 導体装置の製造方法。

【請求項6】前記キセノン、前記クリプトンおよび前記 アルゴンの濃度のピークは1×10<sup>14</sup>/cm<sup>2</sup>以上、前 記アンチモン、前記インジウムおよび前記炭素のピーク は1×10 ''/cm'以上であることを特徴とする請求 項5に記載の半導体装置の製造方法。

【請求項7】単結晶シリコンからなる基板の素子形成領 域内にpチャネル型のMOSFETのソース/ドレイン 拡散層およびゲート電極を形成する工程と、

にコバルトモノシリサイド膜を自己整合的に形成する工 程と、

前記コバルトモノシリサイド膜を自己整合的に形成する 前に、前記ソース/ドレイン拡散層中にインジウムまた はガリウムを導入する工程と、

熱処理により前記コバルトモノシリサイド膜をコバルト ダイシリサイド膜に変える工程とを有することを特徴と する半導体装置の製造方法

【請求項8】前記インジウムまたは前記ガリウムを導入 入した後、熱処理により前記コバルトモノシリサイド膜 10 する工程は、イオン注入法を用いて行い、かつ前記イン ジウムまたは前記ガリウムのドーズ量を1×1014/c m'以上に設定することを特徴とする請求項7に記載の 半導体装置の製造方法。

> 【請求項9】前記ゲート電極は、上面がポリシリコンか らなるゲート電極またはメタルゲート電極であることを 特徴とする請求項7または8に記載の半導体装置の製造 方法。

【請求項10】単結晶シリコンからなる基板の素子形成 領域内にpチャネル型のMOSFETのソース/ドレイ 20 ン拡散層および上面がポリシリコンからなるゲート電極 を形成する工程と、

前記ソース/ドレイン拡散層および前記ゲート電極の上 にコバルトモノシリサイド膜を自己整合的に形成する工 程と、

前記コバルトモノシリサイド膜下の前記ゲート電極の前 記ポリシリコンからなる多結晶領域中に窒素、酸素およ び炭素の少なくとも1つ以上の元素を導入する工程と、

**熱処理により前記コバルトモノシリサイド膜をコバルト** ダイシリサイド膜に変える工程と、

このコバルトモノシリサイド膜をコバルトダイシリサイ ド膜に変える工程の前に、前記元素が導入される前記ゲ ート電極の前記ポリシリコンからなる前記多結晶領域を 非晶質化または微結晶化する工程とを有することを特徴 とする半導体装置の製造方法

【請求項11】前記多結晶領域を非晶質化または微結晶 化する工程は、イオン注入法により、シリコンに対して 電気的に中性な元素を前記ゲート電極中に注入する工程 を含むことを特徴とする請求項10に記載の半導体装置 の製造方法。

【請求項12】前記シリコンに対して電気的に中性な元 素は、シリコン、ゲルマニウム、アルゴン、クリプトン またはキセノンであることを特徴とする請求項11に記 載の半導体装置の製造方法。

【請求項13】前記多結晶領域を非晶質化または微結晶 化する工程は、イオン注入法により、シリコンに対して ドーパントとなる元素を前記ゲート電極中に注入する工 程を含むことを特徴とする請求項10に記載の半導体装 置の製造方法。

【請求項14】前記シリコンに対してドーパントとなる 前記ソース/ドレイン拡散層および前記ゲート電極の上 50 元素は、硼素、ガリウム、インジウム、リン、砒素また

はアンチモンであることを特徴とする請求項13に記載 の半導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、MOSFETのソース/ドレイン拡散層およびゲート電極の上にコバルトダイシリサイド膜を自己整合的に形成する工程を有する 半導体装置の製造方法に関する。

#### [0002]

【従来の技術】近年の微細化の進んだ半導体素子、特に 10 高速動作を目的としたMOSFETにおいては、寄生抵抗を低減するために、ソース/ドレイン拡散層(単結晶シリコン)およびゲート電極(ポリシリコン)の表面に自己整合的に金属珪化物をはりつけるという、いわゆるサリサイド(SALICIDE:Self Aligned Silicide)技術を用いることが必要になっている。金属珪化物としては、特にゲート長が0.15μm以下の世代においては、コパルトダイシリサイド(CoSi,)が広く用いられるようになってきている。

【0003】その理由は、一つに比抵抗が20µΩ・c 20 m程度と低いことである。そして二つ目としては、コバルトシリサイドでは細線効果が現れないためである。この細線効果とは、比抵抗がコバルトシリサイドと同程度のチタンシリサイドにおいて現れている現象で、ゲートの細線化とともに比抵抗が上昇する現象のことである。このように、コバルトシリサイドは微細化していくデバイスに適応可能な材料である。

【0004】図9は、従来のコバルトサリサイドプロセスを用いたMOSFETの製造方法を示す工程断面図である。まず、図9(a)に示すように、n型のシリコン基板61にSTI(Shallow Trench Isolation)のための素子分離絶縁膜(シリコン酸化膜)62、p型のウェル拡散層63を形成する。

【0005】次に図9(b)に示すように、ゲート酸化 膜64を形成した後、その上にアンドープのポリシリコ ン膜を堆積し、これをパターニングしてゲート電極65 を形成する。次に同図(b)に示すように、例えば砒素 のイオン注入とRTA(Rapid Thermal Annealing)等 の熱処理によって、n型の浅いソース/ドレイン拡散層 (エクステンション拡散層)66を形成する。

【0006】次に図9(c)に示すように、全面にシリコン窒化膜を堆積し、これにRIE等の異方性エッチングを施すことにより、ゲート側壁絶縁膜(スペーサ)としてのシリコン窒化膜67を形成する。

【0007】次に同図(c)に示すように、シリコン窒 化膜67およびゲート電極65をマスクにして例えば砒 素のイオン注入を行って、n型の深いソース/ドレイン 拡散層68を形成する。

【0008】この後、RTA等の熱処理によって、ソー より平坦化するた ス/ドレイン拡散層68中の砒累等の不純物の活性化を 50 する場合がある。

行う。このとき、ソース/ドレイン拡散層68の形成時のイオン注入および熱処理により、ゲート電極65中に導入された砒素等の不純物も活性化する。その結果、ゲート電極65の抵抗は電極として使用できる程度まで下がス

【0009】次に希弗酸等を用いてソース/ドレイン拡 散層68 およびゲート電極65の表面に残存している自 然酸化膜、ケミカルオキサイド膜等のシリコン酸化膜を 除去した後、図9(d)に示すように、全面にコバルト 膜(Co膜)69を堆積する。

【0010】次に図9(e)に示すように、例えばランプアニールによる500℃程度の熱処理を行うことで、ソース/ドレイン拡散層68およびゲート電極65の表面とCo膜69とをそれぞれ反応させ、コバルトモノシリサイド(CoSi)膜70を形成する。このとき、素子分離絶縁膜(SiO,膜)62およびシリコン窒化膜67上のCo膜69は反応せずにCo膜の状態で残ったままとなる。

【0011】最後に、図9(f)に示すように、硫酸と過酸化水素水の混合液等のエッチング液を用いて未反応のCo膜69を除去した後、例えばランプアニールによる800℃程度の熱処理を行うことで、コバルトモノシリサイド(CoSi)膜70をそれよりも低抵抗のコバルトダイシリサイド(CoSi)膜71に変化させる。CoSi,膜71は、熱処理によってCoSi膜70がSiとさらに反応することで形成され、CoSi膜70の約2倍の膜厚を持つ。このようにして、ソース/ドレイン拡散層68およびゲート電極65の上にCoSi,膜71が自己整合的に形成されてなるサリサイド構造のMOSFETが得られる。

【0012】しかしながら、との種のコバルトサリサイドプロセスには以下のような問題があった。素子の微細化が進むにつれ、より浅いソース/ドレイン拡散層68が必要とされる。そのため、ソース/ドレイン拡散層68内に形成するCoSi,膜71の膜厚は、ソース/ドレインの接合リークが増加しないようにさらなる薄膜化が要求されている。

【0013】CoSi、膜71の薄膜化を進めると、図9(f)の工程後の熱処理により、CoSi、膜71の 凝集が発生しやすくなる。凝集が発生すると、配線領域 上のCoSi、膜71は断線し、著しく配線抵抗が増大 する。その結果、素子の正常動作が行えなくなる。

【0014】CCで、凝集について簡単に説明する。CoSi、膜は通常多結晶の状態であるが、この結晶粒が熱処理により丸くなろうとする現象を示す。例えば、ソース/ドレイン拡散層およびゲート電極に対して上層からコンタクトを形成する工程において、一旦MOSFET上に堆積したBPSG膜等の層間絶縁膜をリフローにより平坦化するために、700℃以上の熱処理を必要とする場合がある。

4

【0015】このような熱処理を行うと、0.1μm以下の細いゲート電極上などに形成された30nm程度の膜厚のCoSi,膜は非常に凝集する確率が高くなる。凝集すると、ゲート電極上のCoSi,膜が断線して、抵抗が非常に高くなる。したがって、このような抵抗の高い断線した領域が増えると、正常な回路動作が行えなくなり、LSIチップの歩留まりが低下する。

【0016】したがって、CoSi、膜71の耐熱性を向上させることが必要である。その一つの方法としてCoSi、膜71の厚膜化があるが、これはソース/ドレイン拡散層68の深さとCoSi、膜71の下端が近づいてしまうので、接合リークの増加を引き起こしてしまう。

【0017】他の方法として、CoSi膜70を形成した後、窒素のイオン注入を行って、CoSi膜70とその下のシリコン領域(シリコン基板61、ゲート電極65)中に窒素を混入し、続いて熱処理によりCoSi,膜71を形成する方法が報告されている。

【0018】この方法により、結晶シリコンからなるシリコン領域上に成膜されたCoSi、膜71、すなわちソース/ドレイン拡散層68上のCoSi、膜71の熱耐性を大きく向上させることが可能である。

【0019】しかしながら、本発明者等の研究によれば、との種の方法は、結晶粒界が存在するポリシリコンからなるシリコン領域上、すなわちゲート電極65上のCoCoSi、膜71は断線が起こることが判明している。

【0020】図10は、本発明者等が行ったCoSi、膜の耐熱性の実験結果を示す図である。実験方法は以下の通りである。まず、CoSi膜70まで形成したMO 30 SFETに窒素イオン注入を行い、その後熱処理を行ってCoSi、膜71を形成する。続いて過剰な熱処理を行ってCoSi、膜71の凝集を発生させやすくし、窒素のイオン注入の有無での凝集の違いをはっきりさせた。

【0021】凝集の発生の有無は、結晶シリコンからなる細線パターン上に形成したCoシリサイド、ポリシリコンからなる細線パターン上に形成したCoシリサイドのそれぞれのシート抵抗 $\rho$ 、( $\Omega$ / $\square$ )を、ウェハ面内の多数のチップで測定して評価した。

【0022】図10の各グラフの縦軸は上記微細パターン上のCoダイシリサイドのシート抵抗(Ω/□)、横軸は測定した微細パターンの幅d(μm)をそれぞれ示している。

【0023】図から、窒素イオン注入を行わなかった場合、微細パターンの幅d(μm)が細くなるにつれて、ソース/ドレイン拡散層およびゲート電極上のどちらにおいてもシート抵抗が上昇してしまうチップが増加することが分かる。この抵抗が増加したチップは、CoSi 膜が凝集により断線したチップである。

【0024】一方、窒素のイオン注入を行った場合、微細パターンの幅d(μm)が細くなっても、ソース/ドレイン拡散層上のCoSi、膜、すなわち結晶シリコンからなる微細パターン上のCoSi、膜のシート抵抗が上昇するチップが少なく、凝集が抑制されているととが分かる。しかし、ゲート電極上、すなわちポリシリコンからなる微細パターン上のCoSi、膜が凝集するチップが多数発生していることが明確に分かる。

【0025】すなわち、本発明者等の実験結果から、従来のCoSi膜中に窒素をイオン注入する方法は、ソース/ドレイン拡散層(単結晶シリコン)上に形成したCoSi,膜の耐熱性は向上できるが、ゲート電極(ボリシリコン)上に形成したCoSi,膜の耐熱性は向上できず、ゲート電極上のCoSi,膜の凝集が問題となるととが判明した。

【0026】さらに、上記方法には以下のような問題もあった。ボロンにより形成されたp型ソース/ドレイン拡散層中に窒素を注入すると、ボロンと窒素とが結合するために、ホールの活性化率が低下する。したがって、CoSi、膜とp型ソース/ドレイン拡散層との界面に窒素が注入されるほど、CoSi、膜とp型ソース/ドレイン拡散層との界面のコンタクト抵抗は増大する。

【0027】上記コンタクト抵抗の増加はMOSFET の寄生抵抗を増加させ、その結果として駆動力の高いMOSFETTを作製することが困難になる。また、ボロンを含むp型ポリシリコン膜からなるゲート電極に窒素を注入すると、同様の理由により、ホールの活性化率が低下し、その結果としてしきい値電圧の上昇や、しきい値電圧のばらつきといった問題が起こる。

【0028】ところで、図9(c)の工程において、不 純物の活性化を1000℃、10秒程度の熱処理で行う 場合、いくらイオン注入エネルギーを低くしても、熱処 理温度が高すぎるために、エクステンション拡散層66 の接合深さを50~30nm以下にすることは不可能で ある

【0029】とのように接合深さを浅くする理由は、エクステンション拡散層66の浅接合化なしにゲート長の縮小のみを行うと、トランジスタ特性に短チャネル効果という素子特性の劣化現象が生じてしまうためである。

特にゲート長が100nm以下の世代になると、エクス テンション拡散層66の接合深さを50~30nm以下 と非常に浅くすることが必要となる。

[0030] エクステンション拡散層66の接合深さを 浅くするためには、熱処理工程を低温で行えば良い。し かし、熱処理工程を900℃、10秒程度まで低温化し た場合、ゲート電極65やソース/ドレイン拡散量68 に導入した不純物の活性化率が低下したり、ソース/ド レイン拡散量68に注入した硼素等の不純物による結晶 欠陥が回復しきれないという問題が生じる。

50 【0031】上記不純物の活性化率の低下や、イオン注

膜89に変える。

8

入による結晶欠陥が回復しきれないという問題は、CMOS素子を形成しようとする場合、同一シリコン基板上に並行して形成するn型のMOSFET素子において、より顕著な問題になり、単純な熱処理の低温化によっても十分な性能を得ることができない。

【0032】図11は、上記問題点を回避することを目的に提案されたMOSFETの製造方法を示す工程断面図である。ここでは、pチャネル型のMOSFETの場合について説明するが、nチャネル型のMOSFETの場合には導入する不純物の導電型を逆すれば、同様に実 10 施できる。

【0033】まず、図11(a)に示すように、p型のシリコン基板81の表面にSTIのための素子分離絶縁 膜82を埋め込み形成し、次にリン等のn型の不純物をイオン注入法によりシリコン基板81の表面に打ち込み、熱処理を行うことでn型のウェル拡散層83を形成する。

【0034】次に図11(b)に示すように、熱酸化工程等を用いて露出したシリコン基板81の表面にゲート 絶縁膜84を形成した後、その上にアンドープのポリシ 20 リコン膜を堆積し、これをパターニングしてゲート電極 85を形成する。

【0035】次に図11(c)に示すように、露出しているシリコン基板81の表面およびゲート電極85の表面に熱酸化によりシリコン酸化膜86を形成し、次に全面にシリコン窒化膜等の絶縁膜を堆積し、これにRIE等の異方性エッチングを施すことにより、ゲート側壁絶縁膜(スペーサ)87を形成する。

【0036】次に同図(c)に示すように、ゲート側壁 絶縁膜87をよびゲート電極85をマスクにして素子領 30 域に対して再び硼素等のp型不純物原子をイオン注入法 によって打ち込んだ後、1000℃、10秒程度の熱処 理を行うことにより、p型のソース/ドレイン拡散層8 8を形成する。

【0037】とのとき、ソース/ドレイン拡散層88の 形成時のイオン注入および熱処理により、ゲート電極8 5中に導入されたp型不純物原子も活性化し、ゲート電 極85はp型の導電性を有するようになる。

【0038】次に図11(d)に示すように、ゲート電極85およびソース/ドレイン拡散層87の表面を覆っ 40 ているシリコン酸化膜86をエッチングにより除去し、その後、周知のサリサイド技術により、ゲート電極85 およびソース/ドレイン拡散層88の表面にCoSi, 膜膜89を選択的に形成する。

【0039】具体的には、全面に厚さ15nm程度のCo膜(不図示)をスパッタ法により堆積し、500℃、30秒程度の熱処理によりシCoSi膜(不図示)を形成し、塩酸または硫酸と過酸化水素水との混合溶液を用いて未反応のCo膜をエッチング除去し、その後750℃、30秒程度の熱処理によりCoSi膜をCoSi₂

【0040】次に図11(e)に示すように、熱燐酸を用いてゲート側壁絶縁膜87を選択的にエッチング除去し、素子領域に対して再び硼素等のp型不純物原子をイ

オン注入法によって打ち込ん後、900°C、10秒程度の熱処理を行うことにより、p型のエクステンション拡散層90を形成する。

【0041】その後、周知の方法に従って、層間絶縁膜を堆積し、ゲート電極85やソース/ドレイン拡散層88に対するコンタクトや配線層を形成し、MOSFETが完成する(図示せず)。

【0042】このような製造方法によれば、図9を用いて説明した製造方法とは異なり、非常に浅いエクステンション拡散層90を形成できるようになり、さらに不純物の活性化率の低下や、イオン注入による結晶欠陥の回復が不十分になるといった問題点も起こり得なくなる。 【0043】しかしながら、この種の製造方法は、以下に説明するような新たな問題点が発生する。

【0044】上記製造方法では、CoSi, 膜89の形 の 成工程の後に、エクステンション拡散層90の形成工程 を行うので、エクステンション拡散層90中の不純物の 活性化のための900℃、10秒程度の熱処理が、Co Si, 膜89に対しても加わることになる。

【0045】図12は、図11に示したMOSFETの 製造方法における、Co膜の堆積工程からエクステンション拡散層中の不純物の活性化工程までの間の、ソース /ドレイン拡散層上の様子を示す工程断面図である。

【0046】図12(a)は素子領域上にスパッタ法で Co膜100を堆積した様子を示し、図12(b)は5 00℃、30秒程度の短時間の熱処理によりCo膜10 0とソース/ドレイン拡散層88とを反応させ、CoS i 膜101mを形成した様子を示している。

【0047】図12(c)は、未反応のCo 膜を塩酸または硫酸と過酸化水素水との混合溶液によってエッチング除去し、750 C、30 秒程度の熱処理によりCoS i 膜101 mをそれよりも低抵抗のCo 2 リサイド膜であるCoSi 膜101 dに変化させた様子を示している。CoSi 膜101 dは、同図(c)に示すように多結晶構造を持つ。

【0048】図12(d)は、図示しないゲート側壁絶 縁膜をエッチング除去し、硼素のイオン注入および90 0℃、10秒の短時間の熱処理によりソース/ドレイン 拡散層88を形成した様子を示している。同図(d)に 示すように、ソース/ドレイン拡散層88表面にほぼ一様に形成されていたCoSi、膜101dは、CoSi、 結晶同士が離れた形状になる。すなわち、CoSi、 膜101dの凝集が起こる。

【0049】 このようなCoSi, 膜101dの凝集が 起こると、本来ソース/ドレイン拡散層やゲート電極の 50 シート抵抗を低減する目的で形成したCoSi, 膜10

1 d のシート抵抗が上昇してしまい、本来の目的が果た せなくなるという問題が生じる。

【0050】との問題に対して、図13に示すような製 造工程を用いることにより、回避しようという提案がな されている。

【0051】 この製造工程では、まず、図13 (a) に 示すように、通常通りに素子領域上にスパッタ法でCo 膜100を堆積し、次に図13(b)に示すように、5 00℃、30秒程度の短時間の熱処理によってCo膜1 00とソース/ドレイン拡散層88とを反応させ、Co 10 Si膜101mを形成し、その後未反応のCo膜を塩酸 または硫酸と過酸化水素水の混合溶液によってエッチン グ除去する。ことまでは、図12に示した製造工程と同 じである。

【0052】次に図13(c)に示すように、CoSi 膜101m直下に対して、窒素イオン(N・、またはN \*\*)をイオン注入法によって打ち込み、窒素原子注入層 102を形成する。

【0053】次に図13(d)に示すように、750 °C、30秒程度の短時間の熱処理を行い、CoSi膜1 Olmをそれよりも低抵抗のCoSi, 膜101dに変 化させる。このとき、基板中にイオン注入された窒素原 子は、CoSi膜101mからCoSi, 膜101dへ の変化に伴う体積膨張等によって、多結晶のCoSiょ 膜101dの底部および結晶粒界部分に偏析し、その結 果として髙濃度窒素領域103が形成される。

【0054】このようにCoSi, 膜101dの底部お よび結晶粒界に高濃度窒素領域103が存在する場合、 高濃度窒素領域103によってCoSi、膜101d中 のコバルト原子とソース/ドレイン拡散層88中のシリ 30 コン原子との相互拡散が抑制される。

【0055】そのため、900℃、10秒程度の短時間 の熱処理を行っても、図12(d)に示したようなCo Si, 膜101dの凝集は起こりにくくなり、図13 (e) に示すように、ほぼ元の形状を保つことができ

【0056】とのような製造工程を用いることにより、 ソース/ドレイン拡散層88上でのСoSi、膜101 dの凝集を抑制することは可能となるが、この製造工程 には以下に説明するような問題がある。

【0057】図13に示した製造工程(サリサイドプロ セス) におけるCoSi、膜の工程断面図は、ソース/ ドレイン拡散層上におけるものであるが、サリサイドプ ロセスではゲート電極上にもCoSi、膜が自己整合的 に形成される。

【0058】図14は、図11に示したMOSFETの 製造方法に図13の製造工程を適用した場合の、Co膜 の堆積工程からエクステンション拡散層中の不純物の活 性化工程までの間の、ゲート領域の様子を示す工程断面 図である。

【0059】図14(a)は図13(a)に対応した図 であり、ゲート電極(ポリシリコン膜)85上にスパッ タ法でCo膜100を堆積した様子を示している。 【0060】図14(b)は図13(b)に対応した図 であり、500℃、30秒程度の短時間の熱処理によ り、Co膜100とゲート電極105とを反応性させ、 CoSi膜101mを形成した後、未反応のCo膜を塩 酸または硫酸と過酸化水素水の混合溶液によってエッチ ング除去した様子を示している。

【0061】図14(c)は図13(c)に対応した図 であり、CoSi膜101m直下に対して、窒素イオン (N'、またはN,')をイオン注入法によって打ち込 み、窒素原子注入層102を形成した様子を示してい る。

【0062】図14(d)は図13(d)に対応した図 であり、750℃、30秒程度の短時間の熱処理によ り、CoSi膜101mをCoSi膜101dに変える とともに、髙濃度窒素領域103を形成した様子を示し ている。

【0063】このとき、ゲート電極85中に注入された 窒素原子は、上記熱処理により、まずゲート電極85で ある多結晶シリコン膜の結晶粒界に偏析するため、図1 3 (d) に示したp型ソース/ドレイン拡散層88上の 場合と異なり、ゲート電極85であるポリシリコン膜の 結晶粒界に析出してできた高濃度窒素領域103が、C oSi膜101mからCoSi、膜101dへの変化を 阻害し、その結果として上記結晶粒界に沿って、CoS i, 膜101dの膜厚が薄くなる。

【0064】このような局所的に膜厚が薄いCoSi膜 101 dが形成されると、例え耐熱性が向上し凝集が抑 えられたとしても、CoSi,膜101dのシート抵抗 は著しく上昇するという問題が起こる。

【0065】上記問題は、形成直後のCoSi, 膜10 1 d の形状が、膜厚が薄い部分が多い形状の場合に特に 顕著になる。何故なら、このような形状の場合、CoS i,膜101dとゲート電極85であるポリシリコン膜 との界面の面積が著しく大きくなり、凝集が非常に起こ りやすくなる。その結果、CoSi、膜101dの底面 および結晶粒界に析出した髙濃度窒素領域103による 凝集抑制効果が打ち消されてしまうからである。したが って、ゲート電極上のCoSi、膜のシート抵抗を低く 保つためには、上記製造方法では不十分である。 [0066]

【発明が解決しようとする課題】上述の如く、従来よ り、種々のCoSi、膜のサリサイドプロセスを用いた 微細なMOSFETの製造方法が提案されていたが、耐 熱性等の点で問題があってCoSi, 膜による低抵抗化 の効果が十分に得られないという問題があった。

【0067】本発明の目的は、上記従来の製造方法より 50 もCoSi, 膜による低抵抗化の効果を享受できる半導

体装置の製造方法を提供することにある。

[0068]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を具体的に簡単に説明 すれば下記の通りである。

11

【0069】すなわち、上記目的を達成するために、本 発明では、例えばポリシリコンゲートのMOSトランジ スタのCoサリサイドプロセスにおいて、コバルトモノ シリサイド膜またはコバルトダイシリサイド膜の中に例 えばイオン注入法により炭素等の窒素以外の元素を注入 10

【0070】発明の実施の形態で詳説するように、上記 の如き、炭素等の窒素以外の元素を注入することで、単 結晶シリコンからなるソース/ドレイン拡散層の他に、 ポリシリコンからなるゲート電極上におけるコバルトダ イシリサイド膜の耐熱性を効果的に向上でき、その結果 として従来よりもCoSi、膜による低抵抗化の効果を 発揮できるようになる。

【0071】また、本発明では、例えばポリシリコンゲ ートのMOSトランジスタのCoサリサイドプロセスに 20 おいて、コバルトモノシリサイド膜を自己整合的に形成 する前に、イオン注入によりソース/ドレイン拡散層中 にインジウムまたはガリウムを注入し、その後コパルト モノシリサイド膜を形成し、さらに熱処理によりコバル トモノシリサイド膜をより低抵抗のコバルトダイシリサ イド膜に変える。

【0072】発明の実施の形態で詳説するように、上記 の如き、ソース/ドレイン拡散層中にインジウムまたは ガリウムを注入することで、コバルトダイシリサイド膜 とソース/ドレイン拡散層との間のコンタクト抵抗の増 30 去することで行う。 加を招くことなく、コパルトダイシリサイド膜の耐熱性 を効果的に向上でき、その結果として従来よりもCoS i、膜による低抵抗化の効果を発揮できるようになる。 【0073】また、本発明では、例えばポリシリコンゲ ートのMOSトランジスタのCoサリサイドプロセスに おいて、コバルトダイシリサイド膜の下地であるソース **/ドレイン拡散層およびゲート電極中に予め窒素を導入** して、コバルトダイシリサイド膜の凝集を防止する際 に、熱処理によりコパルトモノシリサイド膜をコパルト ダイシリサイド膜に変える前に、窒素が導入されるゲー 40 ト電極のポリシリコンからなる多結晶領域を非晶質化す る。

【0074】発明の実施の形態で詳説するように、上記 の如き、窒素が導入されるゲート電極のポリシリコンか らなる多結晶領域を非晶質化することで、窒素がポリシ リコンの結晶粒界に析出するという現象が無くなり、窒 素を導入することによる得られるコバルトダイシリサイ ド膜の凝集抑制等の効果を十分に得ることができ、その 結果として従来よりもCoSi、膜による低抵抗化の効 果を発揮できるようになる。

【0075】本発明の前記ならびにその他の目的と新規

な特徴は、本明細書の記載および添付図面によって明ら かになるであろう。

[0076]

【発明の実施の形態】以下、図面を参照しながら本発明 の実施の形態(以下、実施形態という)を説明する。

【0077】(第1の実施形態)図1は、本発明の第1 の実施形態に係るMOSFETの製造方法を示す工程断 面図である。

【0078】まず、図1(a)に示すように、n型単結 晶シリコン基板(以下、単にシリコン基板という。)1 の表面にドライエッチングによりトレンチを形成し、こ のトレンチ内にSTIのための素子分離絶縁膜2を埋め 込み形成し、次に素子分離絶縁膜2により規定されたシ リコン基板 1 の素子形成領域内に p型のウェル拡散層 3

【0079】なお、本発明において、単結晶とは絶対的 な意味での単結晶でなく、例えばイオン注入等により結 晶欠陥(格子欠陥)や、プロセス途中で格子定数のずれ などが生じたものも含む。すなわち、ポリシリコン膜等 に対しての相対的な意味での単結晶である。例えば、シ リコン基板 1 に形成したソース/ドレイン拡散層は単結 晶である。

【0080】素子分離絶縁膜2はシリコン酸化膜または Siの熱膨張係数(約3ppm/K)に近いSiNO膜 などの絶縁膜であり、その成膜方法は堆積法または塗布 法である。素子分離絶縁膜2の埋め込み形成は、全面に 素子分離絶縁膜2としての絶縁膜を形成した後、トレン チ外の不要な絶縁膜をCMP法またはMP法を用いて除

【0081】次に図1(b)に示すように、ゲート絶縁 膜4を形成した後、その上にアンドープのポリシリコン 膜を堆積し、これをRIE等の異方性エッチングを用い てパターニングしてゲート電極5を形成する。ゲート絶 縁膜4は、例えば厚さ2~10nm程度の酸化膜または 窒化酸化膜であり、それぞれ熱酸化または熱窒化酸化に より形成する。ゲート電極5の形成後に、熱酸化により ゲート電極5下面の角部を丸めるという、後酸化を行っ ても良い。これにより、ゲート電極5下面の角部におけ る電界集中を防止できる。

【0082】次に同図(b)に示すように、例えば砒素 のイオン注入と熱処理によって、n型の浅いソース/ド レイン拡散層(エクステンション拡散層)6を形成す る。ここでは、イオン注入により砒素の導入を行った が、プラズマドーピングまたは気相拡散により砒素の導 入を行っても良い。上記熱処理は、すなわち砒素を電気 的に活性化するための熱処理は、例えば100℃/se c以上の昇温速度で昇温可能なRTAによる、800~ 900℃、30秒以下の熱処理である。

50 【0083】次に図1 (c) に示すように、全面にシリ

コン窒化膜を堆積し、これにRIE等の異方性エッチン グを施すことにより、ゲート側壁絶縁膜(スペーサ)と してのシリコン窒化膜7を形成する。シリコン窒化膜7 の代わりにシリコン窒化酸化膜を形成しても良い。ゲー ト側壁絶縁膜の膜厚は10~100mm程度である。

【0084】次に同図(c)に示すように、シリコン窒 化膜7およびゲート電極5をマスクにして例えば砒素の イオン注入を行い、続いて例えば100℃/sec以上 の昇温速度で昇温可能なRTAを用いて、800~90 0℃で30秒以下の熱処理を行うことで、エクステンシ 10 ョン拡散層6よりも深いn型のソース/ドレイン拡散層 8を形成する。このとき、ソース/ドレイン拡散層8の 形成時のイオン注入および熱処理により、ゲート電極5 中に導入された砒素等の不純物も活性化し、ゲート電極 65の抵抗は電極として使用できる程度まで下がる。

【0085】次に希弗酸等を用いてソース/ドレイン拡 散層8およびゲート電極5の表面に残存している自然酸 化膜、ケミカルオキサイド膜等のシリコン酸化膜を除去 した後、図1(d)に示すように、全面に厚さ10~2 Onm程度のCo膜9を堆積する。このとき、Co膜9 の上にさらにTi等のシリコン酸化膜を還元できる金属 からなる金属膜を堆積することが望ましい。その理由 は、後の熱処理で、Ti等がCo膜9中を拡散して除去 しきれなかったCo膜9とシリコン基板1との界面のシ リコン酸化膜を還元してくれるためである。

【0086】次に図1 (e) に示すように、例えばラン プアニールによる500℃程度の熱処理を行うことで、 ソース/ドレイン拡散層8およびゲート電極5の表面と Co膜9とをそれぞれ反応させ、CoSi膜10を形成 する。

【0087】上記熱処理を窒素雰囲気中で行う場合、C o膜9の表面またはその上に堆積したTi膜などが後の 窒素雰囲気中の熱処理で窒化されないようにするため、 Ti膜などの上部にさらにTiN膜など、窒素等の雰囲 気に対するバリア膜を堆積しても良い。

【0088】次に素子分離絶縁膜2およびシリコン窒化

膜7上のCo膜9は反応せずにCo膜の状態で残ったま まとなるので、これらの未反応のCo膜9を硫酸と過酸 化水素水の混合液等のエッチング液を用いて除去する。 【0089】次に同図(e)に示すように、CoSi膜 40 10中に炭素またはキセノンをイオン注入してから、図 1 (f) に示すように、例えばランプアニールによる8 00℃程度の熱処理を行って、СоЅi膜10をそれよ りも低抵抗のCoSi、膜llに変えることで、ソース /ドレイン拡散層 8 およびゲート電極 1 0 の上部にC o Si、膜11が自己整合的に形成されてなるサリサイド 構造のMOSFETが完成する。実際のプロセスでは、 この後に、層間絶縁膜の堆積工程など、熱負荷が伴う工 程を経て、すなわち従来方法ではCoSi、膜の凝集が

起とる工程を経てDRAM等の実際の半導体デバイスが 50

【0090】 ことで、CoSi、膜11に変えるための 熱処理の前に、CoSi膜10中に炭素またはキセノン を予め導入した理由は、従来技術で問題となるゲート電 極 (ポリシリコン膜) 10上のCoSi, 膜11の耐熱 性を向上でき、上記熱負荷を伴なう工程によるCoSi , 膜 1 1 の凝集を効果的に防止でき、その結果としてC oSi, 膜11によるシート抵抗の低減効果を十分に得

14

【0091】図2は、本発明者等が行ったCoSi膜中 に炭素またはキセノンを導入した場合のCoSi, 膜の 耐熱性の実験結果を示す図である。実験方法は、熱処理 前にCoSi膜に炭素またはキセノンを導入したことを 除いて、図10で説明した実験方法と同じである。

【0092】図2および図10から、従来のイオン注入 無しおよび窒素のイオン注入を行った試料に比べて、本 発明の炭素またはキセノンのイオン注入を行った試料 は、圧倒的に凝集が抑制されていることが分かる。

【0093】また、図3に示すように、キセノンのイオ 20 ン注入においては、さらに窒素または炭素のイオン注入 を行うと、さらに凝集が抑制されることが発見された。 【0094】このときのイオン注入条件は、深さ方向の キセノンまたは炭素の濃度のピークがСоSi膜と下層 のポリシリコン膜との界面近傍、またはそれよりも上の 領域のCoSi膜中になるようにすることが望ましい。 【0095】その理由は、さらに深い位置に、すなわち 上記界面近傍から離れた領域のポリシリコン膜中にキセ ノンまたは炭素の濃度のピークが存在するようにする と、凝集はより抑制されるが、CoSi、膜とポリシリ コン膜との界面のコンタクト抵抗が増大するためであ る。上記効果は界面のみならず、そこから多少離れた領 域でも得られるので、界面近傍等という表現を用いた。 【0096】さらに本発明者等の研究によれば、上記ピ ーク濃度はキセノンの場合には1×10<sup>1</sup>cm'以上、 炭素の場合には1×10いcm'以上であることが好ま しいことも明らかになった。

【0097】また、ドーズ量は、凝集を抑制できる最低 限に留めることが望ましい。これもドーズ量の増加で凝 集がより抑制される反面、コンタクト抵抗が増加するた めである。具体的には、1×10<sup>14</sup>/cm<sup>3</sup>以上5×<sup>13</sup> /cm'以下が望ましい。

【0098】ここでは、CoSi、膜の耐熱性の向上の ために、キセノンまたは炭素のイオン注入を行ったが、 クリプトン、ネオン、アルゴン、アンチモンまたはイン ジウム等の窒素以外のイオン注入を行っても良い。この 場合、クリプトン、ネオン、アルゴンの好ましいピーク 濃度は1×1011cm゚以上、アンチモン、インジウム の好ましいピーク濃度は1×101cm2以上である。 【0099】上述したように本実形形態によれば、Co

Si、膜の耐熱性を向上でき、このことは、微細MOS

られるからである。

完成する。

FETの製造プロセスを構築するための自由度を増大させ、その結果として微細MOSFETを含むギガ世代以降のDRAM等の超高集積化半導体デバイスの実現が容易になる。このような効果はCoSi、膜の耐熱性を向上できる他の実施形態でも得られる。

15

【0100】(第2の実施形態)図4は、本発明の第2の実施形態に係るMOSFETの製造方法を示す工程断面図である。なお、図1と対応する部分には図1と同一符号を付してあり、詳細な説明は省略する。本実施形態が第1の実施形態と異なる点は、CoSi膜をCoSi膜に変えるための熱処理工程の後に、キセノンのイオン注入工程を行うことにある。

【0101】まず、第1の実施形態で説明した(図1 (a)~(e))までの工程、すなわちCoSi膜10 の形成工程までを行う。

【0102】次に図4(a)に示すように、第1の実施 形態と同様に、未反応のCoSi膜10を除去する。

【0103】次に図4(b)に示すように、例えばランプアニールによる800℃程度の熱処理を行うことで、CoSi膜10をそれよりも低抵抗のCoSi,膜11 に変えた後、CoSi,膜11中にキセノンをイオン注入し、ソース/ドレイン拡散層8上およびゲート電極5の上にCoSi,膜11が自己整合的に形成されてなるサリサイド構造のMOSFETが完成する。実際のプロセスでは、この後に、層間絶縁膜の堆積工程など、熱負荷が伴う工程を経て、すなわち従来方法ではCoSi,膜の凝集が起こる工程を経てDRAM等の実際の半導体デバイスが完成する。

【0104】CCで、CoSi膜10をCoSi,膜11に変えた後に、CoSi,膜11中にキセノンを導入 30 した理由は、従来技術で問題となるゲート電極(ポリシリコン膜)10上のCoSi,膜11の耐熱性を向上でき、後工程の熱負荷が伴う工程におけるCoSi,膜11の凝集を効果的に防止でき、その結果としてCoSi,膜11によるシート抵抗の低減効果を十分に得られるからである。

【0105】図5は、本発明者等が行った、CoSi, 膜の形成後に同膜中に元素(キセノン、キセノン+炭 素、キセノン+窒素)を導入した場合、および元素を導 入しない場合のCoSi,膜の耐熱性の実験結果を示す 40 図である。実験方法は、不純物の導入をCoSi,膜の 形成後に行ったことを除いて、図10で説明した実験方 法と同じである。

【0106】図5に示すように、従来のイオン注入無し および窒素のイオン注入を行った試料に比べて、本発明 のキセノンのイオン注入を行った試料は、圧倒的に凝集 が抑制されていることが分かる。また、キセノンのイオ ン注入においては、同図に示すように、さらに窒素また は炭素のイオン注入を行うと、さらに凝集が抑制された ことが発見された。 【0107】とのときのイオン注入条件は、深さ方向のキセノンの濃度のピークがCoSi、膜の真ん中付近にすることが望ましい。その理由は、さらに深い位置にキセノンの濃度のピークが存在すると凝集はより抑制されるが、CoSi、膜とポリシリコン膜との界面のコンタクト抵抗が増大するためである。

【0108】また、ドーズ量は、凝集を抑制できる最低限に留めることが望ましい。これもドーズ量の増加で凝集がより抑制される反面、コンタクト抵抗が増加するためである。具体的には、1×10<sup>14</sup>/cm²以上5×<sup>15</sup>/cm²以下が望ましい。

【0109】 CCでは、CoSi, 膜の耐熱性の向上のために、キセノンのイオン注入を行ったが、クリプトン、ネオンまたはアルゴン等の他の窒素以外の元素のイオン注入を行っても良い。本実施形態の方法は、第1の実施形態の方法に比べて、コンタクト抵抗の低減化の点でより優れている。逆に第1の実施形態の方法は、本実施形態の方法に比べて、凝集抑制効果の点でより優れている。

20 【0110】(第3の実施形態)前述したように、従来のサリサイド技術の中には、ゲート電極(ポリシリコン)上のCoSi,膜の耐熱性を向上させることができないという問題の他に、CoSi,膜とソース/ドレイン拡散層(結晶シリコン)との界面のコンタクト抵抗が著しく増加するという問題もある。

【0111】本実施形態では、上記二つの問題を解決できるpチャネル型のMOSFETの製造方法について、図6を用いて説明する。なお、図1と対応する部分には図1と同一符号を付してあり、詳細な説明は省略する。ただし、本実施形態ではpチャネル型のMOSFETを製造するので、p型のウェル拡散層3がn型のウェル拡散層3になるなど、導電型は第1の実施形態と逆にな

【0112】まず、第1の実施形態で説明した図1

(a)~(b)の工程を行う。次に図6(a)に示すように、ゲート側壁絶縁膜(スペーサ)としてのシリコン窒化膜7を形成した後、ボロンおよびインジウムのイオン注入と熱処理を行って、ソース/ドレイン拡散層8を形成する。上記ボロンおよびインジウムは、ゲート電極5であるボリシリコン膜中にも導入される。

【0113】 この後は、周知のプロセスと同じであり、図6(b)に示すCo膜5の堆積工程、図6(c)に示すCoSi膜10の形成工程、図6(d)に示すCoSi,膜11への変換工程が続く。実際のプロセスでは、この後に、層間絶縁膜の堆積工程など、熱負荷が伴う工程を経て、すなわち従来方法ではCoSi,膜の凝集が起こる工程を経てDRAM等の実際の半導体デバイスが完成する。

【0114】図6(a)の工程において、p型不純物と io してボロンの他にインジウムも注入した理由は、従来技 術で問題となるゲート電極 (ポリシリコン膜) 5上のC oSi, 膜11の耐熱性を向上でき、かつCoSi, 膜 11とソース/ドレイン拡散層8との界面のコンタクト の増加を抑制できるからである。

17

【0115】図7は、本発明者等が行ったCoSi、膜 の耐熱性の実験結果を示す図である。実験方法は以下の 通りである。まず、CoSi膜10まで形成したMOS FETにボロンのみをイオン注入した試料と、ボロンと インジウムをイオン注入した試料を作成し、その後熱処 理を行って上記それぞれの試料のCoSi膜10をCo Si、膜11に変える。続いて過剰な熱処理を行ってC oSi,膜11の凝集を発生させやすくし、インジウム のイオン注入の有無での凝集の違いをはっきりさせた。 インジウムのドーズ量は1×10<sup>11</sup>/cm<sup>2</sup> 以上とし た。

【0116】凝集の発生の有無は、結晶シリコンからな る細線パターン上に形成したCoSi、膜、ポリシリコ ンからなる細線パターン上に形成したCoSi、膜のそ れぞれのシート抵抗(Ω/□)を、ウェハ面内の多数の チップで測定して評価した。

【0117】図7の各グラフの縦軸は上記微細パターン 上のCoSⅰ,膜のシート抵抗(Q/□)、横軸は測定 した微細パターンの幅d (µm)をそれぞれ示してい る。図から、ボロンに加えてインジウムも導入すること でCoSi、の凝集を十分に抑制できることが分かる。 【0118】さらに本発明者等の研究によれば、インジ ウムのドーズ量を好ましくは1×1011/cm1以上、 さらに好ましくは1×1016/cm²以上に設定するこ とにより、CoSi、膜の凝集をより効果的に抑制でき ることを発見した。

【0119】インジウムのイオン注入の深さ方向の濃度 のピークは、CoSi、膜とポリシリコン膜(またはシ リコン基板)との界面、またはそれよりも浅い位置であ ることが好ましい。

【0120】ととで、発明者等の研究によれば、インジ ウムのイオン注入の深さ方向の濃度のピークを、CoS i、膜とポリシリコン膜等との界面、またはそれよりも 浅い位置にしても、CoSi、膜とポリシリコン膜等と の界面のコンタクト抵抗の増加は認められないことを確 認した。これは、インジウムはシリコン中でp型不純物 40 となるからであると考えられる。

【0121】以上述べたように本実施形態の方法を用い ると、コンタクト抵抗の増加を招くことなく、CoSi ,膜11の凝集を抑制できる。さらに、本実施形態の方 法を用いると、CoSi膜10やCoSi,膜11中に イオンを注入しなくて済むため、イオン注入装置による 他製品へCoによる金属汚染の問題が無なる。その結 果、メタルの汚染が問題となる他製品とイオン注入装置 との混用が可能になり、生産コストを削減可能である。 【0122】なお、本実施形態ではインジウムを用いた 50 い。

が、その代わりにガリウムを用いても良い。すなわち、 ボロンより質量数の大きいシリコン中でp型不純物とな る元素を用いれば良い。

18

【0123】また、本実施形態では、表面がポリシリコ ンからなるゲート電極、すなわちポリシリコンゲートの 場合について説明したが、メタルゲートであっても良 く、その場合、ダマシンゲート構造を採用すると微細化 を容易に行える。

【0124】(第4の実施形態)図8は、本発明の第4 の実施形態に係るMOSFETの製造方法を示す工程断 面図である。図8は、図11に示したMOSFETの製 造方法に本発明を適した場合の、ゲート電極としてのポ リシリコン膜の堆積工程からエクステンション拡散層中 の不純物の活性化工程までの間の、ゲート領域の様子を 示す工程断面図である。ととでは、上記MOSFETが pチャネルのものとして説明する。

【0125】まず、図8(a)に示すように、p型単結 晶シリコン基板(以下、単にシリコン基板という。)2 1上に、図11で説明した方法と同様に、ゲート絶縁膜 20 22、ゲート電極としてのp型のポリシリコン膜23を 形成した後、15keV、5×101'm-'程度の条件で シリコンをポリシリコン膜23中にイオン注入し、ポリ シリコン膜23の表面(多結晶領域)を非晶質化して、 非晶質シリコン膜24に変化させる。ことでは、非晶質 化を行ったが微結晶化を行っても良い。微結晶化の方法 は基本的には非晶質化の方法と同じである。

【0126】次に図8(b)に示すように、全面にCo 膜25をスパッタ法により堆積し、非晶質シリコン膜2 4の表面がCo膜25で覆われた半導体構造を形成す 30 る。

【0127】次に図8(c)に示すように、500℃、 30秒程度の短時間の熱処理を行いCo膜25と非晶質 シリコン膜24とを反応させ、非晶質シリコン膜24の 表面にCoSi膜26を形成する。との後、通常のサリ サイドプロセスと同様に、未反応のCo膜(不図示)を 塩酸または硫酸と過酸化水素水との混合溶液によってエ ッチング除去する。

【0128】次に図8(d)に示すように、CoSi膜 26を介して非晶質シリコン膜24中に窒素イオン(N \* またはN<sup>2+</sup>)をイオン注入法によって打ち込み、Co Si膜26の直下の非晶質シリコン膜24内に高濃度の 窒素原子注入層27を形成する。このとき、窒素イオン の導入される領域が、図8(a)の工程でシリコンのイ オン注入によって形成した非晶質シリコン膜24中とな るようにする。ここでは、窒素イオンを導入したが、シ リコンとの結合力がCoよりも強いものであれば、他の イオンを導入しても良い。また、これらの元素の注入条 件は、注入した元素の過半数が、非晶質シリコン膜24 およびシリコン基板1の中に導入される条件が好まし

【0129】次に図8(e)に示すように、750℃、30秒程度の短時間の熱処理を行いCoSi膜26をそれよりも低抵抗のCoSi,膜28に変化させる。このとき、注入された窒素原子は、図14で説明した従来技術とは異なり、ポリシリコン膜23の結晶粒界に偏析することができないために、CoSi,膜28の底部にのみ集中する。

【0130】したがって、図14で説明した従来技術とは異なり、CoSi、膜28の不均一成長を抑制することができ、かつCoSi、膜28の耐熱性を向上できるという当初の目的も満たすことができ、その結果としてCoSi、膜28による低抵抗化の効果を十分に得ることができるようになる。

【0131】本実施形態では、ゲート電極としてのポリシリコン膜23上でのCoSi, 膜28の形成について説明したが、同時にCoSi, 膜を形成する、p型のソース/ドレイン拡散層上でも、図13に示した従来技術と同様の効果が得られるために、CoSi, 膜の耐熱性は向上する。

【0132】また、本実施形態は、nチャネル型のMOSFETでも、予め導入する不純物種が変わるだけで同様に行うことができる。

【0133】また、本実施形態では、ポリシリコン膜23の表面の非晶質化に用いるイオンとしてはシリコンイオンを用いたが、例えばゲルマニウム、アルゴン、クリプトンまたはキセノンのイオンのように、シリコン中で電気的に中性または不活性なイオンを打ち込んでも良い。これらのイオンの場合、マスクを用いずに済む。もちろん、必要であればマスクを用いて選択的に打ち込んでも良い。

【0134】ポリシリコン膜23の表面の非晶質化に用いる他のイオンとしては、pチャネル型のMOSFETの場合、例えば硼素、ガリウムまたはインジウム等のドーパントとなる元素のイオン、nチャネル型のMOSFETの場合、リンや砒素、アンチモン等のドーパントとなる元素をマスクを用いて選択的に打ち込んでも同様の効果が得られる。

【0135】また、本実施形態では、ゲート電極としてのポリシリコン膜23の表面の非晶質化を、図8(a) に示したように、Co膜25のスパッタ成膜前に行って 40いるが、図8(b)におけるCo膜25のスパッタ形成直後、図8(c)における500℃、30秒の短時間の熱処理後によりoSi膜27を形成した直後、または少なくとも図8(d)で示した窒素原子をイオン注入する以前に行えば、ほぼ同様の効果を得ることができる。

【0136】なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、シリコン基板を用いたがSOI基板を用いても良い。さらにゲート絶縁膜の材料として、従来から使用されてきたSiO

20

-kと呼ばれている新材料を使用しても良い。

【0137】また、上記実施形態では、上面がポリシリコンからなるゲート電極が、ポリシリコンゲートの場合について説明したが、ポリサイドゲート、ポリメタルゲートであっても良い。

【0138】さらに、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらにまた、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。

[0139]

【発明の効果】以上詳説したように本発明によれば、従来のCoサリサイドプロセスに比べ、CoSi、膜による低抵抗化の効果が高いMOSFETを備えた半導体装置の製造方法を実現できるようになる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係るMOSFETの 製造方法を示す工程断面図

【図2】CoSi膜中に炭素またはキセノンを導入した場合のCoSi,膜の耐熱性の実験結果を示す図

【図3】CoSi膜中にキセノンと、窒素または炭素とを導入した場合のCoSi、膜の耐熱性の実験結果を示す図

【図4】本発明の第2の実施形態に係るMOSFETの ) 製造方法を示す工程断面図

【図5】CoSi、膜の形成後に同膜中に元素(キセノン、キセノン+炭素、キセノン+窒素)を導入した場合、および元素を導入しない場合のCoSi、膜の耐熱性の実験結果を示す図

【図6】本発明の第3の実施形態に係るMOSFETの 製造方法を示す工程断面図

【図7】ボロンのみイオン注入して形成したCoSi 膜、およびボロンとインジウムをイオン注入して形成したCoSi膜のそれぞれの耐熱性の実験結果を示す図

【図8】本発明の第4の実施形態に係るMOSFETの 製造方法を示す工程断面図

【図9】従来のコバルトサリサイドプロセスを用いたM OSFETの製造方法を示す工程断面図

【図10】窒素イオンを注入した場合および注入しない場合のソース/ドレイン拡散層(単結晶シリコン)およびゲート電極(ポリシリコン)のサイズとシート抵抗との関係を示す図

【図11】従来の他のコバルトサリサイドプロセスを用いたMOSFETの製造方法を示す工程断面図

,よりも低い誘電率(<3)を有する、いわゆる1ow 50 【図12】図11に示した従来の他のMOSFETの製

(1

造方法の問題点を説明するための工程断面図

【図13】図11に示した従来の他のMOSFETの製 造方法の改良方法を説明すための工程断面図

【図14】図13に示した改良方法の問題点を説明する ための工程断面図

6;エスクテンション

## 【符号の説明】

- 1…シリコン基板
- 2…素子分離絶縁膜
- 3…ウェル拡散層
- 4…ゲート絶縁膜
- 5…ゲート電極
- 6…エクステンション拡散層
- 7…シリコン窒化膜(ゲート側壁絶縁膜)

\*8…ソース/ドレイン拡散層


9…Co膜

- 10…CoSi膜
- 11…CoSi, 膜
- 21…シリコン基板
- 22…ゲート絶縁膜
- 23…ポリシリコン膜
- 24…非晶質シリコン膜
- 25 ··· C o 膜
- 10 26…CoSi膜
  - 27…窒素原子注入層
  - 28…CoSi, 膜


【図4】 【図1】 (a) (c) (e) (a) (f) (d) (b) 10:CoSi 7:ゲート側盤SIN 1;SI-sub 4;ゲート酸化膜 5:ゲート電程(poly-Si) 8:S/D拡散駅 11;CoSk 2:SiO2


【図2】

9;Co




[図3]






【図5】



【図9】





#### イオン注入無し 皇素イオン注入有り 40 35 1 30 第 25 第 29 ( D/S) 0 ジーケ神芸(ロ/5) 街路シリコン土 1 1.2 1.4 1.6 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.8 02 04 08 08 d (µm) d (µm) シート抵抗 (0/5) 40 30 #コッココント · 京 第 20 20 10 01 (§ 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0 0 0.1 0.2 0.3 0.4 0.5 0.5 0.7 0.8 d (µm) d (µm)

## 【図11】

